Zachodniopomorski Uniwersytet Technologiczny w Szczecinie

Wydział Informatyki - Informatyka (N2)

Sylabus przedmiotu Synteza systemów rekonfigurowalnych - Przedmiot obieralny II:

Informacje podstawowe

Kierunek studiów Informatyka
Forma studiów studia niestacjonarne Poziom drugiego stopnia
Tytuł zawodowy absolwenta magister
Obszary studiów nauk technicznych
Profil ogólnoakademicki
Moduł —
Przedmiot Synteza systemów rekonfigurowalnych - Przedmiot obieralny II
Specjalność systemy komputerowe i technologie mobilne
Jednostka prowadząca Katedra Architektury Komputerów i Telekomunikacji
Nauczyciel odpowiedzialny Mariusz Kapruziak <Mariusz.Kapruziak@zut.edu.pl>
Inni nauczyciele Mariusz Kapruziak <Mariusz.Kapruziak@zut.edu.pl>
ECTS (planowane) 2,0 ECTS (formy) 2,0
Forma zaliczenia zaliczenie Język polski
Blok obieralny 14 Grupa obieralna 2

Formy dydaktyczne

Forma dydaktycznaKODSemestrGodzinyECTSWagaZaliczenie
wykładyW3 10 1,20,50zaliczenie
laboratoriaL3 10 0,80,50zaliczenie

Wymagania wstępne

KODWymaganie wstępne
W-1Architektura Systemów Komputerowych.

Cele przedmiotu

KODCel modułu/przedmiotu
C-1Umiejętność programowania układów rekonfigurowalnych.
C-2Umiejętność pisania kodów w języku Verilog oraz znajomość języka SystemVerilog.
C-3Znajomość terminologii dotyczącej syntezy systemów rekonfigurowalnych.

Treści programowe z podziałem na formy zajęć

KODTreść programowaGodziny
laboratoria
T-L-1FPGA Spartan 3 - karta graficzna2
T-L-2FPGA Spartan 3 - moduł UART i komunikacja.2
T-L-3FPGA Spartan 3 - picoBlaze.2
T-L-4Moduł Altium i jego programowanie.1
T-L-5Xilinx Virtex 5 i rekonfigurowalność.1
T-L-6Własny projekt do wykonania.2
10
wykłady
T-W-1Układy rekonfigurowalne i układy RISP (Reconfigurable instruction Set Processors)2
T-W-2Język Verilog i zaawansowane funkcje.4
T-W-3Metodyka i narzędzia syntezy2
T-W-4SystemVerilog i synteza poziomu architektury.2
10

Obciążenie pracą studenta - formy aktywności

KODForma aktywnościGodziny
laboratoria
A-L-1Uczestnictwo w zajęciach.10
A-L-2Własny projekt.10
A-L-3Nauka do zajęć.5
25
wykłady
A-W-1Uczestnictwo w zajęciach10
A-W-2Nauka do zaliczenia.5
15

Metody nauczania / narzędzia dydaktyczne

KODMetoda nauczania / narzędzie dydaktyczne
M-1Wykład informacyjny.
M-2Ćwiczenia laboatoryjne.
M-3Projekt.

Sposoby oceny

KODSposób oceny
S-1Ocena formująca: Egzamin ustny.
S-2Ocena formująca: Ocena bieżących osiągnięć na laboratoriach (ocena binarna: pozytywna lub nie).
S-3Ocena formująca: Ocena projektu.
S-4Ocena formująca: Prezentacja wybranego przez studenta tematu dotyczącego zagadnienia.

Zamierzone efekty kształcenia - wiedza

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
I_2A_D18/O/2-2_W01
Student zna języki opisu sprzętu jak Verilog, VHDL oraz SystemVerilog. Zna także podstawowe narzędzia tworzenia struktury procesorów dostosowanych do aplikacji. Rozumie także, że istnieje alternatywa w stosunku do architektur von Neumannowskich.		I_2A_W06, I_2A_W04, I_2A_W10T2A_W02, T2A_W04, T2A_W05, T2A_W07C-3T-W-2, T-W-4, T-L-2, T-L-3, T-L-1, T-L-5, T-L-4M-1, M-2S-1, S-4

Zamierzone efekty kształcenia - umiejętności

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
I_2A_D18/O/2-2_U01
Student umie samodzielnie napisać kod i uruchomić system z wykorzystaniem układów FPGA i CPLD.		I_2A_U12, I_2A_U08T2A_U07, T2A_U09, T2A_U14, T2A_U18C-2T-W-2, T-W-4, T-L-2, T-L-3, T-L-1, T-L-6M-1, M-2, M-3S-2, S-3

Kryterium oceny - wiedza

Efekt kształceniaOcenaKryterium oceny
I_2A_D18/O/2-2_W01
Student zna języki opisu sprzętu jak Verilog, VHDL oraz SystemVerilog. Zna także podstawowe narzędzia tworzenia struktury procesorów dostosowanych do aplikacji. Rozumie także, że istnieje alternatywa w stosunku do architektur von Neumannowskich.		2,0
3,0Student zna język Verilog/VHDL i umie omówić kody w nim napisane. W szczególności umie narysować strukturę odpowiadającemu danemu kodowi.
3,5Student zna zaawansowane konstrukcje językowe Verilog/VHDL i odpowiadające im struktury. Umie wymienić także kilka narzędzi tworzenie struktur procesorów i umie używać przynajmniej jedno z nich.
4,0Student umie wykorzystać gotowe IPcory/ soft processory do realizacji swojego zadania.
4,5Student umie przedstawić publicznie własny oryginalny kod wybranego zagadnienia. Możliwe są tutaj drobne błędy.
5,0Student umie przedstawić publicznie własny oryginalny kod wybranego zagadnienia i przedstawić go w kontekście istniejących rozwiązań.

Kryterium oceny - umiejętności

Efekt kształceniaOcenaKryterium oceny
I_2A_D18/O/2-2_U01
Student umie samodzielnie napisać kod i uruchomić system z wykorzystaniem układów FPGA i CPLD.		2,0
3,0Student umie wykonać kody na układy FPGA na laboratoriach przy pomocy prowadzącego i popełniając drobne błędy.
3,5Student umie wykonać bezbłędnie kod z laboratoriów i omówić jego działanie.
4,0Student umie zaproponować własne modyfikacje i rozszerzenia do kodu z laboratoriów.
4,5Student wykonał i omówił swoje własne rozwiązanie niebanalnego kodu na FPGA. Możliwe są tutaj drobne błędy.
5,0Student bezbłędnie wykonał i omówił swoje własne rozwiązanie niebanalnego kodu na FPGA.

Literatura podstawowa

  1. Bhasker, Verilog HDL Synthesis, A practical primer, Star Galaxy, 2011
  2. Synopsys, FPGA Compiler II, Verilog HDL Reference Manual, Synopsys, 2011
  3. C.M. Maxfield, The Design Warrior's Guide to FPGA, Linacre House, 2011
  4. G. De Micheli, Synteza i optymalizacja układów cyfrowych, WNT, 2011

Treści programowe - laboratoria

KODTreść programowaGodziny
T-L-1FPGA Spartan 3 - karta graficzna2
T-L-2FPGA Spartan 3 - moduł UART i komunikacja.2
T-L-3FPGA Spartan 3 - picoBlaze.2
T-L-4Moduł Altium i jego programowanie.1
T-L-5Xilinx Virtex 5 i rekonfigurowalność.1
T-L-6Własny projekt do wykonania.2
10

Treści programowe - wykłady

KODTreść programowaGodziny
T-W-1Układy rekonfigurowalne i układy RISP (Reconfigurable instruction Set Processors)2
T-W-2Język Verilog i zaawansowane funkcje.4
T-W-3Metodyka i narzędzia syntezy2
T-W-4SystemVerilog i synteza poziomu architektury.2
10

Formy aktywności - laboratoria

KODForma aktywnościGodziny
A-L-1Uczestnictwo w zajęciach.10
A-L-2Własny projekt.10
A-L-3Nauka do zajęć.5
25
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KODForma aktywnościGodziny
A-W-1Uczestnictwo w zajęciach10
A-W-2Nauka do zaliczenia.5
15
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaI_2A_D18/O/2-2_W01Student zna języki opisu sprzętu jak Verilog, VHDL oraz SystemVerilog. Zna także podstawowe narzędzia tworzenia struktury procesorów dostosowanych do aplikacji. Rozumie także, że istnieje alternatywa w stosunku do architektur von Neumannowskich.
Odniesienie do efektów kształcenia dla kierunku studiówI_2A_W06Posiada wiedzę o narzędziach sprzętowo-programowych wspomagających rozwiązywanie wybranych i złożonych problemów w różnych obszarach nauki i techniki
I_2A_W04Ma wiedzę z zakresu zaawansowanych technik programowania systemów informatycznych w wybranym obszarze zastosowań
I_2A_W10Ma poszerzoną wiedzę dotyczącą trendów rozwojowych i możliwości zastosowania informatyki w wybranych obszarach nauki i techniki
Odniesienie do efektów zdefiniowanych dla obszaru kształceniaT2A_W02ma szczegółową wiedzę w zakresie kierunków studiów powiązanych ze studiowanym kierunkiem studiów
T2A_W04ma podbudowaną teoretycznie szczegółową wiedzę związaną z wybranymi zagadnieniami z zakresu studiowanego kierunku studiów
T2A_W05ma wiedzę o trendach rozwojowych i najistotniejszych nowych osiągnięciach z zakresu dziedzin nauki i dyscyplin naukowych, właściwych dla studiowanego kierunku studiów i pokrewnych dyscyplin naukowych
T2A_W07zna podstawowe metody, techniki, narzędzia i materiały stosowane przy rozwiązywaniu złożonych zadań inżynierskich z zakresu studiowanego kierunku studiów
Cel przedmiotuC-3Znajomość terminologii dotyczącej syntezy systemów rekonfigurowalnych.
Treści programoweT-W-2Język Verilog i zaawansowane funkcje.
T-W-4SystemVerilog i synteza poziomu architektury.
T-L-2FPGA Spartan 3 - moduł UART i komunikacja.
T-L-3FPGA Spartan 3 - picoBlaze.
T-L-1FPGA Spartan 3 - karta graficzna
T-L-5Xilinx Virtex 5 i rekonfigurowalność.
T-L-4Moduł Altium i jego programowanie.
Metody nauczaniaM-1Wykład informacyjny.
M-2Ćwiczenia laboatoryjne.
Sposób ocenyS-1Ocena formująca: Egzamin ustny.
S-4Ocena formująca: Prezentacja wybranego przez studenta tematu dotyczącego zagadnienia.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student zna język Verilog/VHDL i umie omówić kody w nim napisane. W szczególności umie narysować strukturę odpowiadającemu danemu kodowi.
3,5Student zna zaawansowane konstrukcje językowe Verilog/VHDL i odpowiadające im struktury. Umie wymienić także kilka narzędzi tworzenie struktur procesorów i umie używać przynajmniej jedno z nich.
4,0Student umie wykorzystać gotowe IPcory/ soft processory do realizacji swojego zadania.
4,5Student umie przedstawić publicznie własny oryginalny kod wybranego zagadnienia. Możliwe są tutaj drobne błędy.
5,0Student umie przedstawić publicznie własny oryginalny kod wybranego zagadnienia i przedstawić go w kontekście istniejących rozwiązań.
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaI_2A_D18/O/2-2_U01Student umie samodzielnie napisać kod i uruchomić system z wykorzystaniem układów FPGA i CPLD.
Odniesienie do efektów kształcenia dla kierunku studiówI_2A_U12Ma umiejętność stosowania zaawansowanych technik programowania i metodyki projektowania systemów informatycznych w wybranym obszarze zastosowań
I_2A_U08Potrafi wykorzystywać narzędzia sprzętowo-programowe wspomagające rozwiązywanie wybranych problemów w różnych obszarach nauki i techniki
Odniesienie do efektów zdefiniowanych dla obszaru kształceniaT2A_U07potrafi posługiwać się technikami informacyjno-komunikacyjnymi właściwymi do realizacji zadań typowych dla działalności inżynierskiej
T2A_U09potrafi wykorzystać do formułowania i rozwiązywania zadań inżynierskich i prostych problemów badawczych metody analityczne, symulacyjne i eksperymentalne
T2A_U14potrafi dokonać wstępnej analizy ekonomicznej podejmowanych działali inżynierskich
T2A_U18potrafi ocenić przydatność metod i narzędzi służących do rozwiązania zadania inżynierskiego, charakterystycznego dla studiowanego kierunku studiów, w tym dostrzec ograniczenia tych metod i narzędzi; potrafi - stosując także koncepcyjnie nowe metody - rozwiązywać złożone zadania inżynierskie, charakterystyczne dla studiowanego kierunku studiów, w tym zadania nietypowe oraz zadania zawierające komponent badawczy
Cel przedmiotuC-2Umiejętność pisania kodów w języku Verilog oraz znajomość języka SystemVerilog.
Treści programoweT-W-2Język Verilog i zaawansowane funkcje.
T-W-4SystemVerilog i synteza poziomu architektury.
T-L-2FPGA Spartan 3 - moduł UART i komunikacja.
T-L-3FPGA Spartan 3 - picoBlaze.
T-L-1FPGA Spartan 3 - karta graficzna
T-L-6Własny projekt do wykonania.
Metody nauczaniaM-1Wykład informacyjny.
M-2Ćwiczenia laboatoryjne.
M-3Projekt.
Sposób ocenyS-2Ocena formująca: Ocena bieżących osiągnięć na laboratoriach (ocena binarna: pozytywna lub nie).
S-3Ocena formująca: Ocena projektu.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student umie wykonać kody na układy FPGA na laboratoriach przy pomocy prowadzącego i popełniając drobne błędy.
3,5Student umie wykonać bezbłędnie kod z laboratoriów i omówić jego działanie.
4,0Student umie zaproponować własne modyfikacje i rozszerzenia do kodu z laboratoriów.
4,5Student wykonał i omówił swoje własne rozwiązanie niebanalnego kodu na FPGA. Możliwe są tutaj drobne błędy.
5,0Student bezbłędnie wykonał i omówił swoje własne rozwiązanie niebanalnego kodu na FPGA.