ZUT - Krajowe Ramy Kwalifikacji / Rok 2017/2018 / Wydział Elektryczny / Automatyka i robotyka (S2) / Sterowanie w układach robotycznych / Sylabus przedmiotu

Wydział Elektryczny - Automatyka i robotyka (S2)
specjalność: Sterowanie w układach robotycznych

Sylabus przedmiotu Układy programowalne:

Informacje podstawowe

Kierunek studiów	Automatyka i robotyka
Forma studiów	studia stacjonarne	Poziom	drugiego stopnia
Tytuł zawodowy absolwenta	magister inżynier
Obszary studiów	nauki techniczne, studia inżynierskie
Profil	ogólnoakademicki
Moduł	—
Przedmiot	Układy programowalne
Specjalność	Sterowanie w układach robotycznych
Jednostka prowadząca	Katedra Inżynierii Systemów, Sygnałów i Elektroniki
Nauczyciel odpowiedzialny	Witold Mickiewicz <Witold.Mickiewicz@zut.edu.pl>
Inni nauczyciele
ECTS (planowane)	2,0	ECTS (formy)	2,0
Forma zaliczenia	zaliczenie	Język	polski
Blok obieralny	—	Grupa obieralna	—

Formy dydaktyczne

Forma dydaktyczna	KOD	Semestr	Godziny	ECTS	Waga	Zaliczenie
laboratoria	L	2	15	1,0	0,38	zaliczenie
wykłady	W	2	15	1,0	0,62	zaliczenie

Wymagania wstępne

KOD	Wymaganie wstępne
W-1	Podstawowa wiedza z teorii układów logicznych
W-2	Podstawowa wiedza z zakresu techniki cyfrowej

Cele przedmiotu

KOD	Cel modułu/przedmiotu
C-1	Zapoznanie studentów z budową wewnętrzną programowalnych urządzeń logicznych
C-2	Zapoznanie studentów z metodami projektowania systemów cyfrowych w oparciu o technologię PLD
C-3	Ukształtowanie umiejętności projektowania układów cyfrowych w oparciu o technologię programowalnych urządzeń logicznych
C-4	Ukształtowanie umiejętności stosowania języka VHDL do implementacji systemów cyfrowych w układach PLD

Treści programowe z podziałem na formy zajęć

KOD	Treść programowa	Godziny
laboratoria
T-L-1	Zasady implementacji cyfrowych układów kombinacyjnych i sekwencyjnych w układach FPGA z wykorzystaniem języka VHDL.	2
T-L-2	Implementacja automatów o skończonej liczbie stanów na przykładzie problemu eliminacjii drgań styków w układach klawiaturowych.	2
T-L-3	Implementacja złożonych systemów cyfrowych - układ odmierzania czasu z wyświetlaniem stanu	3
T-L-4	Implementacja złożonych systemów cyfrowych - generowanie obrazu w standardzie VGA na monitorze komputerowym	3
T-L-5	Implementacja systemu SoC z wykorzystaniem softprocesora i sprzętowego wspomagania obliczeń.	4
T-L-6	Zaliczenie zajęć	1
		15
wykłady
T-W-1	Teoria cyfrowych systemów funkcjonalnie pełnych i jej związek z konstrukcją wewnętrzną układów PLD.	2
T-W-2	Układy CPLD i FPGA jako środowisko do implementacji układów cyfrowych i systemów mikroprocesorowych. Przegląd aktualnych języków opisu sprzętu	2
T-W-3	Implementacja układów kombinacyjnych, sekwencyjnych, automatów o skończonej liczbie stanów oraz algorytmicznych maszyn stanu w VHDL.	3
T-W-4	Moduły IP (Intellectual Property) i softprocesory.	2
T-W-5	Sprzętowe mechanizmy zwiększania szybkości obliczeń. Zegar systemowy - dystrybucja, zarządzanie, jakość sygnału zegarowego.	2
T-W-6	Realizacja sprzętowa algorytmów cyfrowego przetwarzania sygnałów	2
T-W-7	Systemy sprzętowo-programowe System On Chip. Przegląd aktualnego stanu technologii układów CPLD, FPGA i SoC.	2
		15

Obciążenie pracą studenta - formy aktywności

KOD	Forma aktywności	Godziny
laboratoria
A-L-1	Uczestnictwo w zajęciach laboratoryjnych	15
A-L-2	Przygotowanie do zajęć laboratoryjnych	6
A-L-3	Przygotowanie sprawozdań z ćwiczeń laboratoryjnych	6
A-L-4	Przygotowanie i powtórzenie materiału do zaliczeń	3
		30
wykłady
A-W-1	Uczestnictwo w zajęciach	15
A-W-2	Studia literaturowe treści zaleconych przez wykładowcę	10
A-W-3	Zaliczenie pisemne wykładu	1
A-W-4	Konsultacje z wykładowcą	4
		30

Metody nauczania / narzędzia dydaktyczne

KOD	Metoda nauczania / narzędzie dydaktyczne
M-1	Wykład informacyjny
M-2	Wykład problemowy
M-3	Ćwiczenia laboratoryjne

Sposoby oceny

KOD	Sposób oceny
S-1	Ocena formująca: Sprawdziany wstępne przed ćwiczeniami laboratoryjnymi
S-2	Ocena podsumowująca: Pisemne zaliczenie wykładu w postaci testu wyboru
S-3	Ocena podsumowująca: Ocena sprawozdań z przeprowadzonych ćwiczeń laboratoryjnych

Zamierzone efekty kształcenia - wiedza

Zamierzone efekty kształcenia	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
AR_2A_D02-SUR_W01 Student zna strukturę wewnatrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.	—	—	—	C-1, C-2	T-W-1, T-W-3, T-W-2, T-W-7, T-W-5, T-W-6, T-W-4	M-1, M-2	S-1, S-2, S-3

Zamierzone efekty kształcenia - umiejętności

Zamierzone efekty kształcenia	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
AR_2A_D02-SUR_U01 Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.	—	—	—	C-3, C-4	T-L-1, T-L-2, T-L-3, T-L-4, T-L-5	M-1, M-2, M-3	S-1, S-3

Kryterium oceny - wiedza

Efekt kształcenia	Ocena	Kryterium oceny
AR_2A_D02-SUR_W01 Student zna strukturę wewnatrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.	2,0
	3,0	Student zna strukturę wewnętrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
	3,5
	4,0
	4,5
	5,0

Kryterium oceny - umiejętności

Efekt kształcenia	Ocena	Kryterium oceny
AR_2A_D02-SUR_U01 Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.	2,0
	3,0	Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
	3,5
	4,0
	4,5
	5,0

Literatura podstawowa

K.Penkala, red., Specjalizowane Programowalne Układy Scalone, Wyd. P9olitechni Szczecińskiej, Szczecin, 2001
Mark Zwoliński, Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, WKiŁ, Warszawa, 2007

Literatura dodatkowa

J.Kalisz, Język VHDL w praktyce, WKiŁ, Warszawa, 2004

Treści programowe - laboratoria

KOD	Treść programowa	Godziny
T-L-1	Zasady implementacji cyfrowych układów kombinacyjnych i sekwencyjnych w układach FPGA z wykorzystaniem języka VHDL.	2
T-L-2	Implementacja automatów o skończonej liczbie stanów na przykładzie problemu eliminacjii drgań styków w układach klawiaturowych.	2
T-L-3	Implementacja złożonych systemów cyfrowych - układ odmierzania czasu z wyświetlaniem stanu	3
T-L-4	Implementacja złożonych systemów cyfrowych - generowanie obrazu w standardzie VGA na monitorze komputerowym	3
T-L-5	Implementacja systemu SoC z wykorzystaniem softprocesora i sprzętowego wspomagania obliczeń.	4
T-L-6	Zaliczenie zajęć	1
		15

Treści programowe - wykłady

KOD	Treść programowa	Godziny
T-W-1	Teoria cyfrowych systemów funkcjonalnie pełnych i jej związek z konstrukcją wewnętrzną układów PLD.	2
T-W-2	Układy CPLD i FPGA jako środowisko do implementacji układów cyfrowych i systemów mikroprocesorowych. Przegląd aktualnych języków opisu sprzętu	2
T-W-3	Implementacja układów kombinacyjnych, sekwencyjnych, automatów o skończonej liczbie stanów oraz algorytmicznych maszyn stanu w VHDL.	3
T-W-4	Moduły IP (Intellectual Property) i softprocesory.	2
T-W-5	Sprzętowe mechanizmy zwiększania szybkości obliczeń. Zegar systemowy - dystrybucja, zarządzanie, jakość sygnału zegarowego.	2
T-W-6	Realizacja sprzętowa algorytmów cyfrowego przetwarzania sygnałów	2
T-W-7	Systemy sprzętowo-programowe System On Chip. Przegląd aktualnego stanu technologii układów CPLD, FPGA i SoC.	2
		15

Formy aktywności - laboratoria

KOD	Forma aktywności	Godziny
A-L-1	Uczestnictwo w zajęciach laboratoryjnych	15
A-L-2	Przygotowanie do zajęć laboratoryjnych	6
A-L-3	Przygotowanie sprawozdań z ćwiczeń laboratoryjnych	6
A-L-4	Przygotowanie i powtórzenie materiału do zaliczeń	3
		30

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KOD	Forma aktywności	Godziny
A-W-1	Uczestnictwo w zajęciach	15
A-W-2	Studia literaturowe treści zaleconych przez wykładowcę	10
A-W-3	Zaliczenie pisemne wykładu	1
A-W-4	Konsultacje z wykładowcą	4
		30

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Pole	KOD	Znaczenie kodu
Zamierzone efekty kształcenia	AR_2A_D02-SUR_W01	Student zna strukturę wewnatrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
Cel przedmiotu	C-1	Zapoznanie studentów z budową wewnętrzną programowalnych urządzeń logicznych
Cel przedmiotu	C-2	Zapoznanie studentów z metodami projektowania systemów cyfrowych w oparciu o technologię PLD
Treści programowe	T-W-1	Teoria cyfrowych systemów funkcjonalnie pełnych i jej związek z konstrukcją wewnętrzną układów PLD.
	T-W-3	Implementacja układów kombinacyjnych, sekwencyjnych, automatów o skończonej liczbie stanów oraz algorytmicznych maszyn stanu w VHDL.
	T-W-2	Układy CPLD i FPGA jako środowisko do implementacji układów cyfrowych i systemów mikroprocesorowych. Przegląd aktualnych języków opisu sprzętu
	T-W-7	Systemy sprzętowo-programowe System On Chip. Przegląd aktualnego stanu technologii układów CPLD, FPGA i SoC.
	T-W-5	Sprzętowe mechanizmy zwiększania szybkości obliczeń. Zegar systemowy - dystrybucja, zarządzanie, jakość sygnału zegarowego.
	T-W-6	Realizacja sprzętowa algorytmów cyfrowego przetwarzania sygnałów
	T-W-4	Moduły IP (Intellectual Property) i softprocesory.
Metody nauczania	M-1	Wykład informacyjny
Metody nauczania	M-2	Wykład problemowy
Sposób oceny	S-1	Ocena formująca: Sprawdziany wstępne przed ćwiczeniami laboratoryjnymi
	S-2	Ocena podsumowująca: Pisemne zaliczenie wykładu w postaci testu wyboru
	S-3	Ocena podsumowująca: Ocena sprawozdań z przeprowadzonych ćwiczeń laboratoryjnych
Kryteria oceny	Ocena	Kryterium oceny
	2,0
	3,0	Student zna strukturę wewnętrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
	3,5
	4,0
	4,5
	5,0

Pole	KOD	Znaczenie kodu
Zamierzone efekty kształcenia	AR_2A_D02-SUR_U01	Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
Cel przedmiotu	C-3	Ukształtowanie umiejętności projektowania układów cyfrowych w oparciu o technologię programowalnych urządzeń logicznych
Cel przedmiotu	C-4	Ukształtowanie umiejętności stosowania języka VHDL do implementacji systemów cyfrowych w układach PLD
Treści programowe	T-L-1	Zasady implementacji cyfrowych układów kombinacyjnych i sekwencyjnych w układach FPGA z wykorzystaniem języka VHDL.
	T-L-2	Implementacja automatów o skończonej liczbie stanów na przykładzie problemu eliminacjii drgań styków w układach klawiaturowych.
	T-L-3	Implementacja złożonych systemów cyfrowych - układ odmierzania czasu z wyświetlaniem stanu
	T-L-4	Implementacja złożonych systemów cyfrowych - generowanie obrazu w standardzie VGA na monitorze komputerowym
	T-L-5	Implementacja systemu SoC z wykorzystaniem softprocesora i sprzętowego wspomagania obliczeń.
Metody nauczania	M-1	Wykład informacyjny
	M-2	Wykład problemowy
	M-3	Ćwiczenia laboratoryjne
Sposób oceny	S-1	Ocena formująca: Sprawdziany wstępne przed ćwiczeniami laboratoryjnymi
Sposób oceny	S-3	Ocena podsumowująca: Ocena sprawozdań z przeprowadzonych ćwiczeń laboratoryjnych
Kryteria oceny	Ocena	Kryterium oceny
	2,0
	3,0	Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
	3,5
	4,0
	4,5
	5,0