Wydział Informatyki - Informatyka (S1)
specjalność: systemy komputerowe i oprogramowanie
Sylabus przedmiotu Zastosowania układów konfigurowalnych:
Informacje podstawowe
Kierunek studiów | Informatyka | ||
---|---|---|---|
Forma studiów | studia stacjonarne | Poziom | pierwszego stopnia |
Tytuł zawodowy absolwenta | inżynier | ||
Obszary studiów | nauki techniczne, studia inżynierskie | ||
Profil | ogólnoakademicki | ||
Moduł | — | ||
Przedmiot | Zastosowania układów konfigurowalnych | ||
Specjalność | systemy komputerowe i oprogramowanie | ||
Jednostka prowadząca | Katedra Architektury Komputerów i Telekomunikacji | ||
Nauczyciel odpowiedzialny | Mariusz Kapruziak <Mariusz.Kapruziak@zut.edu.pl> | ||
Inni nauczyciele | Mariusz Kapruziak <Mariusz.Kapruziak@zut.edu.pl> | ||
ECTS (planowane) | 3,0 | ECTS (formy) | 3,0 |
Forma zaliczenia | zaliczenie | Język | polski |
Blok obieralny | 10 | Grupa obieralna | 4 |
Formy dydaktyczne
Wymagania wstępne
KOD | Wymaganie wstępne |
---|---|
W-1 | Zaliczony przedmiot "Elektronika". |
W-2 | Zaliczony przedmiot "Technika cyfrowa". |
W-3 | Zaliczony przedmiot "Architektura systemów komputerowych". |
W-4 | Zaliczony przedmiot "Systemy wbudowane". |
Cele przedmiotu
KOD | Cel modułu/przedmiotu |
---|---|
C-1 | Ukształtowanie umiejętności z zakresu wykonania projektu układu konfiguralnego od specyfikacji przez implementację do testowania. |
C-2 | Ukształtowanie umiejętności oceny jakości i zysku z wykorzystania układu FPGA zamiast konwencjonalnego mikroprocesora. |
C-3 | Ukształtowanie umiejętności z zakresu zastosowania układu konfigurowalnego do rozwiązania konkretnych zadań lub problemów. |
Treści programowe z podziałem na formy zajęć
KOD | Treść programowa | Godziny |
---|---|---|
laboratoria | ||
T-L-1 | Zapoznanie się z językami opisu sprzętu: język VHDL, system Verilog oraz Verilog2001. | 3 |
T-L-2 | Przeprowadzenie kosyntezy sprzętowo - programowej dla wybranego problemu. | 4 |
T-L-3 | Przeprowadzenie syntezy poziomu architektury dla wybranego zadania. | 4 |
T-L-4 | Optymalizacja wynikowej struktury procesora dla wybranego zadania. | 4 |
15 | ||
projekty | ||
T-P-1 | Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - przygotowanie specyfikacji. | 4 |
T-P-2 | Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - implementacja. | 7 |
T-P-3 | Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - testowanie na układach. | 4 |
15 | ||
wykłady | ||
T-W-1 | Języki opisu sprzętu: język VHDL, system Verilog oraz Verilog2001. | 3 |
T-W-2 | Podstawy programowalnych układów logicznych. | 2 |
T-W-3 | Budowa układów CPLD i FPGA. | 2 |
T-W-4 | Kosynteza sprzętowo-programowa oraz synteza poziomu architektury. | 2 |
T-W-5 | Obliczanie parametrów układów konfigurowalnych. | 2 |
T-W-6 | Optymalizacja wynikowej struktury procesora. | 2 |
T-W-7 | Przykłady zastosowań układów konfigurowalnych. | 2 |
15 |
Obciążenie pracą studenta - formy aktywności
KOD | Forma aktywności | Godziny |
---|---|---|
laboratoria | ||
A-L-1 | Uczestnictwo w ćwiczeniach laboratoryjnych. | 15 |
A-L-2 | Przygotowanie się do zajęć laboratoryjnych. | 3 |
A-L-3 | Opracowanie wyników z laboratorium. | 4 |
A-L-4 | Napisanie sprawozdania z laboratorium. | 6 |
A-L-5 | Udział w zaliczeniu i konsultacjach | 2 |
30 | ||
projekty | ||
A-P-1 | Uczestnictwo w zajęciach projektowych. | 15 |
A-P-2 | Przygotowanie dokumentacji realizowanego projektu. | 13 |
A-P-3 | Udział w zaliczeniu i konsultacjach | 2 |
30 | ||
wykłady | ||
A-W-1 | Uczestnictwo w wykładach | 15 |
A-W-2 | Czytanie wskazanej literatury. | 8 |
A-W-3 | Przygotowanie się do zaliczenia. | 5 |
A-W-4 | Udział w zaliczeniu i konsultacjach | 2 |
30 |
Metody nauczania / narzędzia dydaktyczne
KOD | Metoda nauczania / narzędzie dydaktyczne |
---|---|
M-1 | Wykład informacyjny |
M-2 | Wykład problemowy |
M-3 | Metoda praktyczna - ćwiczenia laboratoryjne |
M-4 | Metoda praktyczna - metoda projektów |
Sposoby oceny
KOD | Sposób oceny |
---|---|
S-1 | Ocena formująca: Sprawozdanie z ćwiczeń laboratoryjnych. |
S-2 | Ocena podsumowująca: Sprawozdanie ze zrealizowanego podczas zajęć projektu. |
S-3 | Ocena podsumowująca: Egzamin ustny z pytaniami praktycznymi. |
Zamierzone efekty kształcenia - wiedza
Zamierzone efekty kształcenia | Odniesienie do efektów kształcenia dla kierunku studiów | Odniesienie do efektów zdefiniowanych dla obszaru kształcenia | Odniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżyniera | Cel przedmiotu | Treści programowe | Metody nauczania | Sposób oceny |
---|---|---|---|---|---|---|---|
I_1A_O4/07_W01 W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować programowalne układy logiczne. | I_1A_W03 | — | — | C-1, C-3 | T-W-2 | M-1 | S-3 |
I_1A_O4/07_W02 W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001. | I_1A_W06, I_1A_W16 | — | — | C-1, C-3 | T-W-1 | M-1 | S-3 |
Zamierzone efekty kształcenia - umiejętności
Zamierzone efekty kształcenia | Odniesienie do efektów kształcenia dla kierunku studiów | Odniesienie do efektów zdefiniowanych dla obszaru kształcenia | Odniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżyniera | Cel przedmiotu | Treści programowe | Metody nauczania | Sposób oceny |
---|---|---|---|---|---|---|---|
I_1A_O4/07_U01 Student będzie potrafił wykonać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji. | I_1A_U01, I_1A_U02, I_1A_U17, I_1A_U03 | — | — | C-1, C-2 | T-L-2, T-L-3, T-L-4, T-L-1, T-W-2, T-W-3, T-W-4, T-W-5, T-W-1 | M-3 | S-1 |
I_1A_O4/07_U02 Student będzie potrafił wykonać projekt systemu z wykorzystaniem układu konfiguralnego. | I_1A_U01, I_1A_U02, I_1A_U04, I_1A_U17, I_1A_U18, I_1A_U05 | — | — | C-1, C-3 | T-P-2, T-P-1, T-P-3 | M-4 | S-2 |
Zamierzone efekty kształcenia - inne kompetencje społeczne i personalne
Zamierzone efekty kształcenia | Odniesienie do efektów kształcenia dla kierunku studiów | Odniesienie do efektów zdefiniowanych dla obszaru kształcenia | Odniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżyniera | Cel przedmiotu | Treści programowe | Metody nauczania | Sposób oceny |
---|---|---|---|---|---|---|---|
I_1A_O4/07_K01 W wyniku przeprowadzonych zajęć student nabędzie zdolność do pracy projektowej realizowanej indywidualnie oraz zespołowo. | I_1A_K07, I_1A_K01, I_1A_K03 | — | — | C-1 | T-P-2, T-P-1, T-P-3 | M-3, M-4 | S-2, S-1 |
Kryterium oceny - wiedza
Efekt kształcenia | Ocena | Kryterium oceny |
---|---|---|
I_1A_O4/07_W01 W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować programowalne układy logiczne. | 2,0 | |
3,0 | Student potrafi w podstawowy sposów scharakteryzować programowalne układy logiczne. | |
3,5 | Student potrafi scharakteryzować ze zrozumieniem programowalne układy logiczne. | |
4,0 | Student potrafi scharakteryzować ze zrozumieniem i wskazać zastosowania programowalnych układów logicznych. | |
4,5 | Student potrafi scharakteryzować ze zrozumieniem i wskazać zastosowania oraz zanalizować programowalne układy logiczne. | |
5,0 | Student potrafi scharakteryzować ze zrozumieniem, wskazać zastosowania, zanalizować oraz dokonać syntezy programowalnych układów logicznych. | |
I_1A_O4/07_W02 W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001. | 2,0 | |
3,0 | Student umie w sposób podstawowy scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001. | |
3,5 | Student umie scharakteryzować ze zrozumieniem języki opisu sprzętu: VHDL, system Verilog, Verilog2001. | |
4,0 | Student umie scharakteryzować ze zrozumieniem języki opisu sprzętu: VHDL, system Verilog, Verilog2001 i wskazać ich zastosowania. | |
4,5 | Student umie scharakteryzować ze zrozumieniem oraz zanalizować języki opisu sprzętu: VHDL, system Verilog, Verilog2001 i wskazać ich zastosowania. | |
5,0 | Student umie scharakteryzować ze zrozumieniem i zanalizować języki opisu sprzętu: VHDL, system Verilog, Verilog2001 oraz wskazać ich zastosowania, a także dokonać ich syntezy. |
Kryterium oceny - umiejętności
Efekt kształcenia | Ocena | Kryterium oceny |
---|---|---|
I_1A_O4/07_U01 Student będzie potrafił wykonać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji. | 2,0 | |
3,0 | Student potrafi wykonać podstawową syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji. | |
3,5 | Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji. | |
4,0 | Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny. | |
4,5 | Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny i analizy. | |
5,0 | Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny i analizy, a także schrakteryzować etapy jej wykonania. | |
I_1A_O4/07_U02 Student będzie potrafił wykonać projekt systemu z wykorzystaniem układu konfiguralnego. | 2,0 | |
3,0 | Student będzie potrafił wykonać w sposób podstawowy projekt układu konfiguralnego od specyfikacji przez implementację do testowania. | |
3,5 | Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania. | |
4,0 | Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania. | |
4,5 | Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania i dokonać jego analizy. | |
5,0 | Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania i dokonać jego analizy i syntezy. |
Kryterium oceny - inne kompetencje społeczne i personalne
Efekt kształcenia | Ocena | Kryterium oceny |
---|---|---|
I_1A_O4/07_K01 W wyniku przeprowadzonych zajęć student nabędzie zdolność do pracy projektowej realizowanej indywidualnie oraz zespołowo. | 2,0 | |
3,0 | Student posiada zdolność do pracy projektowej na wybranych etapach realizacji. Potrafi organizować sobie pracę indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić niektóre typowe role. | |
3,5 | Student posiada zdolność do pracy projektowej na kilku etapach realizacji. Potrafi dość dobrze pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić niektóre typowe role. | |
4,0 | Student posiada zdolność do pracy projektowej na kilku etapach realizacji. Potrafi dobrze pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić większość typowych ról. | |
4,5 | Student posiada zdolność do pracy projektowej na każdym etapie realizacji. Potrafi sprawnie pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić większość typowych ról. | |
5,0 | Student posiada zdolność do pracy projektowej na każdym etapie realizacji. Potrafi efektywnie pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić wszystkie typowe role. |
Literatura podstawowa
- De Micheli Giovanni, Synteza i optymalizacja układów cyfrowych, Wydawnictwa Naukowo-Techniczne, Warszawa, 1998
- Majewski Jacek, Zbysiński Piotr, Układy FPGA w przykładach, Wydawnictwo BTC, Warszawa, 2007
- Pasierbiński Jerzy, Zbysiński Piotr, Układy programowalne w praktyce, Wydawnictwa Komunikacji i Łączności, Warszawa, 2001
- Pawłowski Marek, Skorupski Andrzej, Projektowanie złożonych układów cyfrowych, Wydawnictwa Komunikacji i Łączności, Warszawa, 2010
- Skahill Kevin, Język VHDL, projektowanie programowalnych układów logicznych, Wydawnictwa Naukowo-Techniczne, Warszawa, 2004
- Zbysiński Piotr, Pasierbiński Jerzy, Układy programowalne –pierwsze kroki, Wydawnictwo BTC, Warszawa, 2004
Literatura dodatkowa
- Spartan-3E FPGA Family:Data Sheethttp, Spartan-3E FPGA Family:Data Sheethttp, http://www.xilinx.com/support/documentation/data_sheets/ds312.pdf, 2009
- SystemVerilog 3.1a, Language Reference Manual, Accellera’s Extensions to Verilog®, http://www.vhdl.org/sv/SystemVerilog_3.1a.pdf, 2009