ZUT - Krajowe Ramy Kwalifikacji / Rok 2017/2018 / Wydział Informatyki / Informatyka (S1) / Sylabus przedmiotu

Wydział Informatyki - Informatyka (S1)

Sylabus przedmiotu Technika cyfrowa:

Informacje podstawowe

Kierunek studiów	Informatyka
Forma studiów	studia stacjonarne	Poziom	pierwszego stopnia
Tytuł zawodowy absolwenta	inżynier
Obszary studiów	nauki techniczne, studia inżynierskie
Profil	ogólnoakademicki
Moduł	—
Przedmiot	Technika cyfrowa
Specjalność	systemy komputerowe i oprogramowanie
Jednostka prowadząca	Katedra Architektury Komputerów i Telekomunikacji
Nauczyciel odpowiedzialny	Mirosław Łazoryszczak <Miroslaw.Lazoryszczak@zut.edu.pl>
Inni nauczyciele	Małgorzata Pelczar <Malgorzata.Pelczar@zut.edu.pl>
ECTS (planowane)	3,0	ECTS (formy)	3,0
Forma zaliczenia	egzamin	Język	polski
Blok obieralny	—	Grupa obieralna	—

Formy dydaktyczne

Forma dydaktyczna	KOD	Semestr	Godziny	ECTS	Waga	Zaliczenie
wykłady	W	2	15	0,9	0,50	egzamin
laboratoria	L	2	30	2,1	0,50	zaliczenie

Wymagania wstępne

KOD	Wymaganie wstępne
W-1	Opanowana wiedza z przedmiotu "Elektronika" oraz "Elementy cyfrowe i układy logiczne".

Cele przedmiotu

KOD	Cel modułu/przedmiotu
C-1	Zapoznanie studentów z zasadami projektowania i syntezy układów cyfrowych
C-2	Ukształtowanie umiejętności z zakresu projektowania prostych układów cyfrowych z wykorzystaniem języków opisu sprzętu

Treści programowe z podziałem na formy zajęć

KOD	Treść programowa	Godziny
laboratoria
T-L-1	Badanie parametrów statycznych i dynamicznych scalonych układów cyfrowych, badanie zjawiska hazardu.	4
T-L-2	Synteza układów logicznych, wykonanie układu i jego weryfikacja.	6
T-L-3	Narzędzia do projektowania układów cyfrowych z wykorzystaniem platformy CPLD/FPGA i języków opisu sprzętu.	4
T-L-4	Układy sekwencyjne: przerzutniki proste i złożone, badanie i przekształcenia.	5
T-L-5	Synteza układów sekwencyjnych synchronicznych z wykorzystaniem modeli automatów.	5
T-L-6	Podstawy projektowania sprzętowych systemów cyfrowych z wykorzystaniem języków opisu sprzętu zgodnie z zadaną specyfikacją funkcjonalną, łączące różne elementy cyfrowe i układy cyfrowe.	6
		30
wykłady
T-W-1	Układy sekwencyjne asynchroniczne i synchroniczne. Model Moore'a i Mealy'ego.	2
T-W-2	Elementy syntezy i optymalizacji układów sekwencyjnych synchronicznych.	2
T-W-3	Pamięci półprzewodnikowe. Cyfrowe układy scalone dużej skali integracji: specjalizowane układy ASIC oraz programowalne struktury logiczne CPLD/FPGA.	2
T-W-4	Sprzętowa realizacja algorytmów. Modelowanie i synteza sprzętu: modele abstrakcyjne i poziomy modelowania, języki opisu sprzętu.	2
T-W-5	Język opisu sprzętu VHDL: przeznaczenie, możliwości, przykłady praktyczne.	2
T-W-6	Komputerowe wspomaganie projektowania: sposób wprowadzania projektu, symulacja funkcjonalna, synteza, symulacja czasowa i weryfikacja, implementacja.	2
T-W-7	Modelowanie i synteza poziomu architektury.	2
T-W-8	Synteza poziomu systemu i języki opisu systemu.	1
		15

Obciążenie pracą studenta - formy aktywności

KOD	Forma aktywności	Godziny
laboratoria
A-L-1	Udział w zajęciach	30
A-L-2	Przygotowywanie się do zajęć	22
A-L-3	Przygotowanie się do zaliczenia laboratorium	4
A-L-4	Udział w zaliczeniu formy zajęć i konsultacje	6
		62
wykłady
A-W-1	Przygotowanie się do zajeć - studia literaturowe	8
A-W-2	Udział w zajęciach	15
A-W-3	Udział w egzaminie	2
A-W-4	Konsultacje do wykładu	2
		27

Metody nauczania / narzędzia dydaktyczne

KOD	Metoda nauczania / narzędzie dydaktyczne
M-1	Wykład informacyjny
M-2	Wykład problemowy
M-3	Metoda przypadków
M-4	Ćwiczenia laboratoryjne

Sposoby oceny

KOD	Sposób oceny
S-1	Ocena podsumowująca: Ocena wiedzy i umiejętności wykazana na egzaminie pisemnym o charakterze problemowym

Zamierzone efekty kształcenia - wiedza

Zamierzone efekty kształcenia	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
I_1A_D/01_W01 Student zna funkcjonalność podstawowych układów sekwencyjnych. Zna architekturę podstawowych układów reprogramowalnych, a także podstawy języka opisu sprzętu VHDL.	I_1A_W03, I_1A_W06, I_1A_W10, I_1A_W19	—	—	C-1	T-W-8, T-W-1, T-W-2, T-W-3, T-W-4, T-W-5, T-W-6, T-W-7, T-L-2, T-L-5, T-L-4, T-L-6	M-1, M-2, M-3	S-1

Zamierzone efekty kształcenia - umiejętności

Zamierzone efekty kształcenia	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
I_1A_D/01_U01 Student ma opanowaną umiejętność posługiwania się cyfrowymi układami scalonymi oraz zaprojektowania prostego systemu cyfrowego za pomocą układów scalonych SSI, a także umiejętność implementacji systemu cyfrowego za pomocą układów reprogramowalnych na rzeczywistej platformie uruchomieniowej z wykorzystaniem przemysłowych narzędzi projektowych.	I_1A_U18	—	—	C-1, C-2	T-W-1, T-W-2, T-W-4, T-W-5, T-W-6, T-W-7, T-L-2, T-L-5, T-L-4, T-L-1, T-L-3, T-L-6	M-3, M-4	S-1

Kryterium oceny - wiedza

Efekt kształcenia	Ocena	Kryterium oceny
I_1A_D/01_W01 Student zna funkcjonalność podstawowych układów sekwencyjnych. Zna architekturę podstawowych układów reprogramowalnych, a także podstawy języka opisu sprzętu VHDL.	2,0	nie spełnia wymogów na ocenę 3,0.
	3,0	zna sposób działania przerzutników, zna budowę podstawowych układów sekwencyjnych, zna elementy składowe diagramów ASM, zna definicję automatów skończonych, zna budowę podstawowych układów reprogramowalnych, zna podstawowe konstrukcje języka VHDL.
	3,5	jak na ocenę dst oraz zna pojęcie rezolucji i bramki trójstanowej.
	4,0	jak na ocenę 3,5 oraz dodatkowo zna zasady konwersji między automatami Mealy'ego i Moore'a oraz wie, w jaki sposób zaprojektować synchroniczny układ cyfrowy zadany za pomocą automatu skończonego.
	4,5	jak na ocenę 4,0 oraz zna dokładną budowę podstawowych układów sekwencyjnych, rozumie działanie bramki trójstanowej na poziomie tranzystorów.
	5,0	jak na ocenę 4,5 oraz zna wszystkie podane na zajęciach konstrukcje języka VHDL.

Kryterium oceny - umiejętności

Efekt kształcenia	Ocena	Kryterium oceny
I_1A_D/01_U01 Student ma opanowaną umiejętność posługiwania się cyfrowymi układami scalonymi oraz zaprojektowania prostego systemu cyfrowego za pomocą układów scalonych SSI, a także umiejętność implementacji systemu cyfrowego za pomocą układów reprogramowalnych na rzeczywistej platformie uruchomieniowej z wykorzystaniem przemysłowych narzędzi projektowych.	2,0	nie spełnia wymogów na ocenę 3,0
	3,0	potrafi zaprojektować prosty sekwencyjny i kombinacyjny układ cyfrowy, potrafi narysować podstawowe układy sekwencyjne, potrafi zaprojektować prosty automat skończony, potrafi napisać prosty kod w języku VHDL.
	3,5	jak na ocenę dst oraz potrafi zaprojektować układ wykorzystując sygnały z funkcją rezolucji.
	4,0	jak na ocenę 3,5 oraz dodatkowo potrafi dokonywać konwersji między automatami Mealy'ego i Moore'a oraz potrafi zaprojektować synchroniczny układ cyfrowy zadany za pomocą automatu skończonego; potrafi zapisywać bardziej rozbudowane programy w języku VHDL.
	4,5	jak na ocenę 4,0 oraz potrafi wykorzystać w projektach podstawowe układy sekwencyjne, w tym także w projektach w języku VHDL.
	5,0	jak na ocenę 4,5 oraz potrafi stosować w praktycznych realizacjach układowych wszystkie podane na zajęciach konstrukcje języka VHDL.

Literatura podstawowa

M. Mano, Ch. Kime, Podstawy projektowania układów logicznych i komputerów, WNT, Warszawa, 2007
B. Wilkinson, Układy cyfrowe, WKŁ, Warszawa, 2000
M. Zwoliński, Podstawy projektowania układów cyfrowych z wykorzystaniem języka VHDL, WKŁ, Warszawa, 2007

Literatura dodatkowa

G. de Micheli, Synteza i optymalizacja układów cyfrowych, WNT, Warszawa, 1998
J. Kalisz, Podstawy elektroniki cyfrowej, WKŁ, Warszawa, 1998

Treści programowe - laboratoria

KOD	Treść programowa	Godziny
T-L-1	Badanie parametrów statycznych i dynamicznych scalonych układów cyfrowych, badanie zjawiska hazardu.	4
T-L-2	Synteza układów logicznych, wykonanie układu i jego weryfikacja.	6
T-L-3	Narzędzia do projektowania układów cyfrowych z wykorzystaniem platformy CPLD/FPGA i języków opisu sprzętu.	4
T-L-4	Układy sekwencyjne: przerzutniki proste i złożone, badanie i przekształcenia.	5
T-L-5	Synteza układów sekwencyjnych synchronicznych z wykorzystaniem modeli automatów.	5
T-L-6	Podstawy projektowania sprzętowych systemów cyfrowych z wykorzystaniem języków opisu sprzętu zgodnie z zadaną specyfikacją funkcjonalną, łączące różne elementy cyfrowe i układy cyfrowe.	6
		30

Treści programowe - wykłady

KOD	Treść programowa	Godziny
T-W-1	Układy sekwencyjne asynchroniczne i synchroniczne. Model Moore'a i Mealy'ego.	2
T-W-2	Elementy syntezy i optymalizacji układów sekwencyjnych synchronicznych.	2
T-W-3	Pamięci półprzewodnikowe. Cyfrowe układy scalone dużej skali integracji: specjalizowane układy ASIC oraz programowalne struktury logiczne CPLD/FPGA.	2
T-W-4	Sprzętowa realizacja algorytmów. Modelowanie i synteza sprzętu: modele abstrakcyjne i poziomy modelowania, języki opisu sprzętu.	2
T-W-5	Język opisu sprzętu VHDL: przeznaczenie, możliwości, przykłady praktyczne.	2
T-W-6	Komputerowe wspomaganie projektowania: sposób wprowadzania projektu, symulacja funkcjonalna, synteza, symulacja czasowa i weryfikacja, implementacja.	2
T-W-7	Modelowanie i synteza poziomu architektury.	2
T-W-8	Synteza poziomu systemu i języki opisu systemu.	1
		15

Formy aktywności - laboratoria

KOD	Forma aktywności	Godziny
A-L-1	Udział w zajęciach	30
A-L-2	Przygotowywanie się do zajęć	22
A-L-3	Przygotowanie się do zaliczenia laboratorium	4
A-L-4	Udział w zaliczeniu formy zajęć i konsultacje	6
		62

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KOD	Forma aktywności	Godziny
A-W-1	Przygotowanie się do zajeć - studia literaturowe	8
A-W-2	Udział w zajęciach	15
A-W-3	Udział w egzaminie	2
A-W-4	Konsultacje do wykładu	2
		27

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Pole	KOD	Znaczenie kodu
Zamierzone efekty kształcenia	I_1A_D/01_W01	Student zna funkcjonalność podstawowych układów sekwencyjnych. Zna architekturę podstawowych układów reprogramowalnych, a także podstawy języka opisu sprzętu VHDL.
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_W03	zna podstawy elektroniki, techniki analogowej i cyfrowej, ze szczególnym uwzględnieniem ich stosowanych aspektów, niezbędne do opisu i analizy działania systemów elektronicznych, w tym systemów zawierających układy programowalne
	I_1A_W06	zna wybrane języki i techniki programowania, podstawowe techniki projektowania i wytwarzania aplikacji oraz systemów informatycznych
	I_1A_W10	zna podstawowe architektury systemów komputerowych, w tym systemów wbudowanych
	I_1A_W19	zna podstawowe pojęcia związane ze sterowaniem procesami fizycznymi
Cel przedmiotu	C-1	Zapoznanie studentów z zasadami projektowania i syntezy układów cyfrowych
Treści programowe	T-W-8	Synteza poziomu systemu i języki opisu systemu.
	T-W-1	Układy sekwencyjne asynchroniczne i synchroniczne. Model Moore'a i Mealy'ego.
	T-W-2	Elementy syntezy i optymalizacji układów sekwencyjnych synchronicznych.
	T-W-3	Pamięci półprzewodnikowe. Cyfrowe układy scalone dużej skali integracji: specjalizowane układy ASIC oraz programowalne struktury logiczne CPLD/FPGA.
	T-W-4	Sprzętowa realizacja algorytmów. Modelowanie i synteza sprzętu: modele abstrakcyjne i poziomy modelowania, języki opisu sprzętu.
	T-W-5	Język opisu sprzętu VHDL: przeznaczenie, możliwości, przykłady praktyczne.
	T-W-6	Komputerowe wspomaganie projektowania: sposób wprowadzania projektu, symulacja funkcjonalna, synteza, symulacja czasowa i weryfikacja, implementacja.
	T-W-7	Modelowanie i synteza poziomu architektury.
	T-L-2	Synteza układów logicznych, wykonanie układu i jego weryfikacja.
	T-L-5	Synteza układów sekwencyjnych synchronicznych z wykorzystaniem modeli automatów.
	T-L-4	Układy sekwencyjne: przerzutniki proste i złożone, badanie i przekształcenia.
	T-L-6	Podstawy projektowania sprzętowych systemów cyfrowych z wykorzystaniem języków opisu sprzętu zgodnie z zadaną specyfikacją funkcjonalną, łączące różne elementy cyfrowe i układy cyfrowe.
Metody nauczania	M-1	Wykład informacyjny
	M-2	Wykład problemowy
	M-3	Metoda przypadków
Sposób oceny	S-1	Ocena podsumowująca: Ocena wiedzy i umiejętności wykazana na egzaminie pisemnym o charakterze problemowym
Kryteria oceny	Ocena	Kryterium oceny
	2,0	nie spełnia wymogów na ocenę 3,0.
	3,0	zna sposób działania przerzutników, zna budowę podstawowych układów sekwencyjnych, zna elementy składowe diagramów ASM, zna definicję automatów skończonych, zna budowę podstawowych układów reprogramowalnych, zna podstawowe konstrukcje języka VHDL.
	3,5	jak na ocenę dst oraz zna pojęcie rezolucji i bramki trójstanowej.
	4,0	jak na ocenę 3,5 oraz dodatkowo zna zasady konwersji między automatami Mealy'ego i Moore'a oraz wie, w jaki sposób zaprojektować synchroniczny układ cyfrowy zadany za pomocą automatu skończonego.
	4,5	jak na ocenę 4,0 oraz zna dokładną budowę podstawowych układów sekwencyjnych, rozumie działanie bramki trójstanowej na poziomie tranzystorów.
	5,0	jak na ocenę 4,5 oraz zna wszystkie podane na zajęciach konstrukcje języka VHDL.

Pole	KOD	Znaczenie kodu
Zamierzone efekty kształcenia	I_1A_D/01_U01	Student ma opanowaną umiejętność posługiwania się cyfrowymi układami scalonymi oraz zaprojektowania prostego systemu cyfrowego za pomocą układów scalonych SSI, a także umiejętność implementacji systemu cyfrowego za pomocą układów reprogramowalnych na rzeczywistej platformie uruchomieniowej z wykorzystaniem przemysłowych narzędzi projektowych.
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_U18	umie opisywać i analizować działanie prostych systemów elektronicznych, w tym systemów zawierających układy programowalne
Cel przedmiotu	C-1	Zapoznanie studentów z zasadami projektowania i syntezy układów cyfrowych
Cel przedmiotu	C-2	Ukształtowanie umiejętności z zakresu projektowania prostych układów cyfrowych z wykorzystaniem języków opisu sprzętu
Treści programowe	T-W-1	Układy sekwencyjne asynchroniczne i synchroniczne. Model Moore'a i Mealy'ego.
	T-W-2	Elementy syntezy i optymalizacji układów sekwencyjnych synchronicznych.
	T-W-4	Sprzętowa realizacja algorytmów. Modelowanie i synteza sprzętu: modele abstrakcyjne i poziomy modelowania, języki opisu sprzętu.
	T-W-5	Język opisu sprzętu VHDL: przeznaczenie, możliwości, przykłady praktyczne.
	T-W-6	Komputerowe wspomaganie projektowania: sposób wprowadzania projektu, symulacja funkcjonalna, synteza, symulacja czasowa i weryfikacja, implementacja.
	T-W-7	Modelowanie i synteza poziomu architektury.
	T-L-2	Synteza układów logicznych, wykonanie układu i jego weryfikacja.
	T-L-5	Synteza układów sekwencyjnych synchronicznych z wykorzystaniem modeli automatów.
	T-L-4	Układy sekwencyjne: przerzutniki proste i złożone, badanie i przekształcenia.
	T-L-1	Badanie parametrów statycznych i dynamicznych scalonych układów cyfrowych, badanie zjawiska hazardu.
	T-L-3	Narzędzia do projektowania układów cyfrowych z wykorzystaniem platformy CPLD/FPGA i języków opisu sprzętu.
	T-L-6	Podstawy projektowania sprzętowych systemów cyfrowych z wykorzystaniem języków opisu sprzętu zgodnie z zadaną specyfikacją funkcjonalną, łączące różne elementy cyfrowe i układy cyfrowe.
Metody nauczania	M-3	Metoda przypadków
Metody nauczania	M-4	Ćwiczenia laboratoryjne
Sposób oceny	S-1	Ocena podsumowująca: Ocena wiedzy i umiejętności wykazana na egzaminie pisemnym o charakterze problemowym
Kryteria oceny	Ocena	Kryterium oceny
	2,0	nie spełnia wymogów na ocenę 3,0
	3,0	potrafi zaprojektować prosty sekwencyjny i kombinacyjny układ cyfrowy, potrafi narysować podstawowe układy sekwencyjne, potrafi zaprojektować prosty automat skończony, potrafi napisać prosty kod w języku VHDL.
	3,5	jak na ocenę dst oraz potrafi zaprojektować układ wykorzystując sygnały z funkcją rezolucji.
	4,0	jak na ocenę 3,5 oraz dodatkowo potrafi dokonywać konwersji między automatami Mealy'ego i Moore'a oraz potrafi zaprojektować synchroniczny układ cyfrowy zadany za pomocą automatu skończonego; potrafi zapisywać bardziej rozbudowane programy w języku VHDL.
	4,5	jak na ocenę 4,0 oraz potrafi wykorzystać w projektach podstawowe układy sekwencyjne, w tym także w projektach w języku VHDL.
	5,0	jak na ocenę 4,5 oraz potrafi stosować w praktycznych realizacjach układowych wszystkie podane na zajęciach konstrukcje języka VHDL.